MANUFACTURE OF THIN-FILM TRANSISTOR AND ACTIVE MATRIX SUBSTRATE, AND ELECTRO-OPTIC DEVICE

Patent Number:

JP2000353807

Publication date:

2000-12-19

Inventor(s):

ABE HIROYUKI;; KOBASHI YUTAKA

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ JP2000353807

A - - - C - - A - A - A

Application Number: JP19990165232 19990611

Priority Number(s):

IPC Classification:

H01L29/786; H01L21/336; G02F1/1365; H01L21/20

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a TFT which is enhanced in transistor characteristics, even if a polycrystalline semiconductor film obtained by making an amorphous semiconductor undergo laser annealing process is used as an active layer, a method of manufacturing an active matrix substrate, and an electro-optic device provided with an active matrix substrate formed by this method.

SOLUTION: In a method of manufacturing an active matrix substrate used for an electro-optic device such as a liquid crystal panel, when an amorphous semiconductor film 100 formed on a substrate 30 is turned polycrystalline by laser annealing and formed into a TFT, an oxide film present on the surface of the semiconductor film 100 at the time when laser annealing is carried out is set to 1/50 or smaller than the thickness of a gate insulating film, and in a laser annealing process, every point on the surface of the semiconductor film 100 is irradiated 20 to 200 times with a laser beam.

Data supplied from the esp@cenet database - 12

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-353807

(P2000-353807A) (43)公開日 平成12年12月19日(2000, 12, 19)


51) Int. Cl. 7 H 0 1 L G 0 2 F H 0 1 L	29/786 21/336 1/1365 21/20	識別話	1号		F I H O 1 L G O 2 F	29/78 21/20 1/136	627		2
	審査請求 未請求 請求項の数12		ΟL		(全20頁)				
(21)出願番号	特原	預平11-10	65232		(71)出願人	セイコーエブリン株式会社			
(22) 出願日	平成11年6月11日 (1999. 6. 11)				(72) 発明者	東京都新宿区西新宿2丁目4番1号 阿部 裕幸 長野県諏訪市大和3丁目3番5号 セイコー エブソン株式会社内			
					(72) 発明者	長野県	裕 諏訪市大和 ン株式会社		お号 セイコー
					(74)代理)	10009			(外2名)
				÷					最終頁に続く

(54) 【発明の名称】薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

(57)【要約】

【課題】 非晶質の半導体膜にレーサアニールを施して 得た多結晶性の半導体膜を能動層として用いた場合で も、良好なトランジスタ特性を有するTFTの製造方 法、アクティブマトリクス基板の製造方法、およびこの 方法で製造したアクティブマトリクス基板を用いた電気 光学装置を提供すること。

【解決手段】 液晶パネルなどの電気光学装置に用いるアクティブマトリウス基板の製造方法において、基板30上に形成した非晶質の半導体膜100をレーザアニールによって多結晶化させてからTFTを製造する際に、レーザアニールを行う時点で半導体膜100の表面に存在している酸化膜の厚さをゲート絶縁膜の厚さの1/50以下とし、かつ、レーザアニール 1220回、上一半光を照射する



【特許請求の範囲】

【請求項1】 基板上に非晶質の半導体膜を形成する成膜工程と、故非晶質の半導体膜に対してレーサ光を照射して自訪半算体膜を多結晶化させるレーザアニール工程と、該多結晶性の半導体膜表面にゲート絶縁膜を形成するゲート絶縁膜形成上程とを有する薄膜トランジスタの製造方法において、

前記レーザアニール上程を行う時でで前記共晶質の牛導 体膜の表面に存在している酸化膜の厚さを前記ゲート絶 縁膜の厚さの1/50以下とするとともに、

前記レーサアニール工程では、前記半導体膜表面の1箇所につき20回以上、レーサ光を照射することを特徴と する薄膜トラントスタの製造方法

【請求項2】 請求項1において、前記レーサアニール 工程では、前記主導体膜表面の少なくとも一部に対し1 箇所につき80回以上、レーザ光を照射することを特徴 とする薄膜トランシッタの製造方法。

【請求項3】 請求項1において、前記レーサアニール 工程では、前記半算年膜表面のテなくとも一部に対し1 箇所につき200回は下のレーザ光の照射にとどめるこ 20 とを特徴とする薄膜トランジスタの製造方法。

【請求項4】 請求項1ないし3のいずれかにおいて、 前記レーサアニール工程では、前記レーサ光としてライ シピームを用い、該デインと一ムの長手方向と直接する 方向に同談ラインと一ムの歴射領域を部分的に重わなか ら前記事簿体膜表面にレーサ光を照射していくことを特 徴とする薄膜トランプスタの製造方法。

【請求項5】 請求項1ないし4のいずれかにおいて、 前記シーサアエール工程を行う時点で前記非請實の半導 体膜の表面に形成されている酸化膜の厚さを前記ケート 30 絶縁膜の厚さの1、501年とするにあたって、前記成 膜工程の後、前記シーサアエール工程を行う時に、前記 非晶質の半導体膜の表面に形成されている酸化膜を除去 するエーチング工程を行うことを特徴とする薄膜トラン ジスタの製造方法

【請求項6】 請求項5、において、前記エッチング工程では、前記非品質が半導体膜の表面に対してアッ化水素を含むエッチング夜を用いたウェットエッチングを行うことを特徴とする。 遠膜トランシッタの製造方法

【請札項7】 請下項5.において、前記エッチング工程 40 では、前記非品質の半導体節の表面に対してフッ塔を含 むエッチングログを用いたトライエッチングを行うこと を特徴とする薄膜・ランジエグの製造方法。

【請求項5】 請求項5ないしてかいされかにおいて。 前記エンチンプ工程を行った後、前記レーサアエール工程を行うまでに間に前記半導体運が酸素含有雰囲気中に 晒される暴露時間を工時間とし、前記ゲート絶縁襲力厚 さをモナ、アストロームとしたこさに前記暴露時間と前記ゲート絶縁関力享さは、以下方式

T = t = 500

を満たす関係にあることを特徴とする薄膜トランプスタ の製造方法

【請求項9】 請求項1ないし4のいずれかにおいて、前記レーサアニール工程を行う時点で前記非晶質の半導体膜の表面に形成されている酸化膜の厚さを前記"一ト絶縁膜の厚さぐ1/50以下とするにあたって、前記成膜工程の後、前記レーザアニール工程を行うまで前記非晶質の半導体膜の表面を非酸化性雰囲気中に保持することを特徴とする薄膜トランジスタの製造方法。

0 【請求項10】 請求項1ないし9万いずれかにおいて、前記レーサアニール工程は、酸素を含まない雰囲気中で行うことを特徴とする薄膜トランシスタク製造り法。

【請去項11】 請求項1ないし10がいずれかに規定する薄膜トランジスタの製造方法を用いて、電気光学装置のアプティブマトリプス基板上によなくとも顕著スイッチング用の薄膜トランシスタを製造することを特徴とするアプティブマトリプス基板の製造方法。

【請求項12】 請求項11に規定するアウティブマト リクス基板を用いたことを特徴とする電気光学装置

【発明の評細な説明】

[0001]

【発明の属する技術分野】 4 発明は、非晶質の半導体膜にレーボアニールを施して得た多結晶性の半導体膜を能動解として用いた薄膜トランジスタ(以下、TFTという。) の製造方法、この製造方法を利用したアクティブマードファ 基板の製造方法。およびこの方法で製造したアクティアマトリファ 基板を用いた電気光学装置に関するものできる

[00002]

【徒夫の技術】液晶ディスプレイグアのディブ素子等として用いられるTFTを製造するにあたっては、石英基板に代えて、安価なガラニを板を使用できるように低温プロセスが採用されつつある。低温プロセスには、一般に、毛程の最高温度(基板全体が同時に上かる最高温度)から00℃出満)であるかに対して、高温プロセスとは工程の最高温度(基板全体が同時に上かる最高温度)から00℃程度以上になてものであり、シリコンの熱酸化等といった700℃~1200℃の高温の工程を行うものである。

【0008】但し、低温でロセスでは、基板りにに多結 晶性が半導体膜を直接、形成するのはで可能であるた 力。プラベヤCVDはあるいは低距CVD法を用いて非 晶質が半導体膜を形式とつき、この半導体膜を結晶化す そ心要がある。この結晶が入方法としては、たまえばS PC法(tolid Phase Christallisation に参RTA法 、保証は Thermal Annealing) などといった手法がある が、XeClを用いたエキシマンーサビームを照射する ことによるレーザアニール。ELA: Excimer Laser An nealing)によればカラス基板温度が正昇が抑えられ、 かつ、大粒径の多結晶Siが得られるため、最近ではも 流になりつつある。

【0004】このレーザアニール法を用いた多結晶性の 牛導体膜の製造方法では、まず、図3 (A) に示すよう に、超音波洗浄等により清浄化したガラで製等の基板3 ロを準備した後、基板温度が約150℃から約450℃ の温度条件下で、図3(B)に示すように、基板30个 全面にデリコン酸化膜からなる下地保護撰301をブラ プマCVD法により形成する。次に、基板温度が約15 のでから約450℃の温度条件下で基板30の全面にで 10 モルファスンリコン (非晶質) (小半導体膜100をブラ ズマCVD法などの方法により形成する。次に、図3。 (C) に示すように、半導体膜100に対してレーザモ を昭射していーサアニールを腕寸。このに 一ザアニール 工程では、たとえば、図4に示すように、レーザ光の明 射領域しかX方向に長いラインヒームしり(たとえば) シーサバルスの繰り返し周波数が200日:のラインゴ ーム)を半導体膜100に照射し、その照射領域をY ** 向にずらしていく。その結果、非晶質力半導体膜100 は、一度溶融し、台却固化過程を経て結晶化する。 こか 20 際には、各領域ペカレーサ光の輻射時間が非常に短時間 であり、カウ、照射領域も基板全体に対して局所的です うため、基板企体が同時に高温に熱せられることがな ; V,

【0005】

【発明が解決しようとする課題】しかしなびら、レーデ アニールによる結晶化は、結晶化した後り多結晶性の半 尊体膜において表面の凹凸が大さいという問題点があ る。これような表面の即凸が大きな半導体膜を用いてT 一つ電流力低減あるいは信頼性を向上する際の妨げって

【ロOOB】このような問題点を解消するために、例え ば、公開半06~097196号公報には、非晶質の手 尊体膜の表面に酸化膜を形成して後、に一ザを照射。そ の後、酸化膜を除去することでで滑な多結晶の半導体膜 を得る方法が開示されている。しかしながら、この方法 では、酸化膜を通じてレーザを昭射するので、酸化膜が 厚すきもとレーサの実効強度が低下するとり、酸化膜の 厚さか中途半端であると多結晶化した後の半導体膜で長 40。 面において暗凸が逆に激し、なるという問題点がある また、酸化膜を除去する際に、多結晶化した半導体膜。 あるには基板が損傷するという問題点にある

【000~】三方、TPTを製造することゲート発移模 全撃でしてゲート 耐土を回上させる だおもあるが、ゲー ト絶料膜を厚くすると、しきい値電圧ハケート絶料膜の 厚さに正り線形相関を有するため、しきい値電圧が正昇 してしまい、TFTハスイッチング電任も高くなるとい う問題点づある

非晶質の半導体膜にレーザアニールを施して得た 多結晶 性の半導体膜を能動層として用いた場合でも、良好なト ランジスタ特性を有するTFTの製造方法。この製造方 法を利用したアクティブマトリクス基板の製造方法。お よびこの方法で製造したアクティブマ!リペス基板を用 いた電気光学装置を提供することにある。

[0009]

【課題を解決するための手段】上記課題を解決するた め、本発明では、基板上に非晶質の半導体膜を形成する 成膜工程と、該非晶質の半導体膜に対してレーサ元を機 り返し照射して当該半導体膜を多結晶化させるレーサア エール工程と、該多結晶性の半導体膜表面にゲート絶縁 膜を形成するゲート絶縁膜形成工程とを有するTETの 製造方法において、前記レーザアニール工程を行う時点 で前記非晶質の主導体膜の表面に存在している酸化膜の 厚さを前記ゲート絶縁膜の厚さの1月50以下とし、か つ、前記レーサアニール工程では、前記半導体膜表面の 1箇所につき20回以上、レーザ光を昭射することを持 徴とする。

【0010】本毎明者が、一ザアニーは前の非晶質の牛 導体膜の表面の酸化膜の厚さとレーザアニーキャル多荷 晶性の半導体膜と表面が凹凸の大きさとの関係を繰り返 し検討した結果、レーザアニール工程を行う時点で非晶 質の半導体膜の五面に形成されている酸化膜の導きが薄 ければ、シーザアニーや後の多結晶性の牛導体弾の長面 において組合がいまく初たることができるという新たな 知見を得た。また、本発明者が多結晶性の半導体膜の表 面の凹凸とゲート治縁膜で厚させの関係を繰り返し強計 した結果、多時晶性が半導体膜の表面が凹凸がケート絶 FTを製造すると、ゲート前圧が低下し、5mo、オフェ 30 縁膜の享みの1 5以下であれば、ゲート前圧が大きく 低下しない出いりまたな知見を得た。そこで、本範則で は、レーサアニール工程を守う時点に非晶質の半導体膜 の表面に形成されている酸化膜が厚さをゲート絶縁膜の 厚さの1/50以下とすることによりい一サアニール正 程を行った後の多結晶性の手導体膜の表面の凹凸の穴き きをサート絶縁膜が厚みな1//5以下とし、これによ カ、ゲート新圧の低下を10%以内に収める。また、レ ーザアニール工程において、レーザ光を繰り返し昭射す る際に、その照射回数が20回未満では、レーサアニー ルを開始する時でて半導体膜表面に酸化膜かた。でも、 凹凸を平分に引きくできない傾向があるという知見に得 た。そこで、本権明では、レーザアニール工程でガント ぜ光の照射回数を含め回収上に設定し、レーサブニール □程さ行った後 7 多相晶性 六半導体関 7 表面に 毎生する 聖西を小べく助える。後ゃて、非晶質の主導体薬にレー **ザアニールを施して得た多結晶性の半導は膜を電動層と** して用いた場合でも、しきい値電圧およりゲート耐圧な どの面で良好だトランシスタ特性を有するTPTを製造

【0008】以上の問題点に鑑なて、は発明の課題は、「50 【0011】は毎明において「前記レーサアニール工程

ては、前記牛導体膜表面の1箇所につき80回以上、レ 一世光を照射することが好ましい。

【0012】本を明において、前記レーザアニール工程 では、前記半導体膜表面の1箇所につき200回以下の レーザ光の照射にとどめることが好きしい。 レーサアニ ー・ここ程でレー・ザ光を繰り返し照射する際に、その照射 回数が多いほど、主導体膜の結晶化度が同止してTFT のす。電流が同止するが、ある回数でピークを示した 後、200回を超过ると、TFTのオン電流が低下する 傾向にある。逆って、本発明では、レーザアニール工程 10 ール工程を行うまで、前記非晶質の生尊体膜の表面を非 でカレーザ光の輻射回数を200回以下にとどめること により、オノ電流の大きなTFTを製造することが好ま しい

【0013】本発明において、前記レーサアニール工程 でいーザ光を繰り返し照射するにあたっては、前記レー ぜ光としてラインビームを用い、誇ラインビームの長手 方面と直交する方面に国談ラインヒームの限射領域を部 今的に重ねなから前記+導体膜表面にレーサ光を照射し ていくことが好せらい。たせえば、ラインピームの照射 領域の幅寸法が $5.0.0 \, \mu\,\mathrm{m}$ であれば、 $2.-5 \, \mu\,\mathrm{m}\,\mathrm{U}_{\mathcal{P}}$ チー20てラインビームをすらしてい (だけで半導体膜の上簡析 からなれば、レーサ光が出りり回、照射されたことにな も、東た、25μmピッチでラインビームをすらしてい にば、半導体膜の1箇所からみればレーザ光が20回、 脚射されたことになり、Gamヒーチでラインピームを すらしていけば、半算体膜の1箇所が心みればシー世光 が約80回、服財されたことになる。

【0014】本発明において、前記アニール工程を行う 時点で前記非晶質の半導体膜の表面に形成されている酸 化鞭の厚さを耐乱ケート絶縁膜の厚さカイン 50 月下と 30 するにあたっては、たとえば、前記成購工程の後、前記 シーザアニール工程を行う前に、前記非晶質の半導体膜 の表面に形成されている酸化膜を除去するエッチング工 程を行う。木発明において、このエッチング工程では、 たとえば、前記非晶質の半導体膜、表面に対してアー化 水溝を含むエッチング液を用いたワエットエッチングを 行う。また、エッチンプ工程では、前記非晶質の半導体 膜の表面に対してアー素を含むエッチングガスを用いた トライエッチングを行ってもよい。ここで、前記エーチ 。2工程を行った後、前記・一サアニール工程を行うま。40 て八間に前記半導体膜が酸素含有雰囲気中に晒されて暴 露時間全て時間とし、前記カート絶縁膜の語さをモザン ファトロームとしたときに前記異露時間と前記ケート絶 縁端の厚さは、以 50年式。

T ≤ t/500

【0015】を満たす関係にあることが好ましい。エン チング工程により酸化膜を除去した後の 半導体障去面に おいて、酸化膜の成長スピードは、大気中では~50寸 シアストロームまでは通常、最大で10オングアトロー ムー時間程度であるので、ゲート絶縁膜の厚さをモニナー50 における断面は、図2にデオように去される。この図か

ングストローム) とすると、表面酸化膜の許容厚さは t / 50 (オングストローム) 以下である。従って、エッ チング工程で酸化膜を除去した後の力気中での暴露時間 は、モブ50、1.0 年モブ500(時間)を守ればよ

【0016】本発明において、前記アニール工程を行う 時点で耐記非晶質の半導体膜ハ表面に平成されている酸 化膜の厚さを面記ゲート絶縁膜の厚さの1250以下と **するにあたっては、前記成膜工程の後、前記レーザアニ** 酸化性雰囲気に保持し、酸化性雰囲気に晒さない方法を 用いてもよい。

【0017】 医発明において、前記1 ーサアニール工程 は、非酸化性雰囲気中で行うことが終ましい

【ロO18】このようなTFTの製造力法は、たとえ ば、電気光学装置のアクティブマトリウス基板上に少な (とも画達スイッチング用の『FTを製造するのに利用 できる。

[0013]

【発明の実施の形態】は下に、図面を希照して、料発明の 各実施の平態を説明するか、その前に各甲能で共通な内 春(TFTの構造およごその基本的た製造方法)を説明 しておく

【0020】「TFTの構成」出1および図2はそれそ れ、TFTの平面図および断面図である。ここに形すT FTは、夜連する液晶装置(電気光学装置)のアクティ プマトリファ基版上に画案スイッチニグ用のTFTとし 古形成される。すなわち、図1にアクティアマリリクス 基板上に構成される囲素群のうちが1つを一部の圃操領 域を抜き出して星すように、マトリフス状に複数の透明 なITO (Indium Tin Oxide) 願から たる画湊電極8か形成されており、これら各画湊電極8 に対して囲素スイッチング用のTFT10かそれぞれ接 続している。また、画素電極らの破構や境界に右へて、 データ繰りり、走査撮り1および容量機92が形成さ れ、TFT10は、テータ譲りのおよび追査線91に対 して接続している。すなわち、データ興度のは、コンダ プトボールを介してTFF10万プース領域16に電気 的に接続し、画素電頻8は、コンタクトホールを介して TFT10のトレイン領域17に電気的に接続してい 5. また。TFT10のチャネルも収穫或15に対向す こように主義報り1か延りている。たお、保持容量40 は、運舞さイッチング用でTFT10を形成するための シリアン関10~ (主導化権/図1) (計線を付した額 城) 水活設部分に排出するシリコ、膜 10 a (お尊体膜 /図1に糾縄を付した領域)を導電化したものを下電極 41とし、この下電極41に容量程42が上電極として 重なった構造になっている

【0021】こりように構成した画歩頂接りA-A~線

らわかるように、アクティブマトリクス基板11の基体 たら透明な基板30の表面に絶縁性カー地保護膜301 か平成され、この下地保護膜301の表面には、島状の リリコン幌10a、10aが形成されている。シリコン 膜10a4 表面には、厚さが約1000オングフトコー ムハゲート絶縁膜13か形成され、このゲート絶縁膜1 3万表面に走査繰91かゲート電極として通っている。 シリコン購10aのうち、走査課91に対してゲート絶 縁購13を全して対峙する領域がチャネル平成領域15 側には、低濃度ソープ領域161および高濃度ソース領 城162を備えるピース領域16が形成され、他专側に は低濃度ドレイン領域171および高濃度ドレイン領域 172を備えるドレイン 鍛城17が形成されている。

【0022】このように構成された画者スペッチング用 のTFT10の表面側には、第1層間絶縁膜18および 第2層間絶縁膜19か形成され、第1層間絶縁膜18の 表面に形成されたデータ繰りいは、第1層間絶縁膜18 に形成されたコンタクトホールを介して高濃度コース額 城162に電気的に接続している。第1層間絶縁膜18-20 保持音量40などの製造中法人詮明および国金を省略す で表面にはデータ線りのと同時形成されたデレイン電極 14が形成され、こりトレイン電極14は、第1闡問絶 縁膜18に形成されたコンタウトナールを含して高濃度 トレイン領域172に電気的に接続している。また、第 2 層間絶縁膜19の表面には画景電極とか平度され、こ の画展遺極さば、第2層間絶縁膜19に形式されたコン タフトボールを介してトレイ、電極1.4に電気的に接続 している。ここで、第2層間絶縁膜19にポリシラザン ||密部膜を廃成して得た下層側層間絶縁膜1912、CN D法により円成された。リコ、酸化膜からなるに層側層 30 間絶縁膜192との2層構造になっている。画素電極8 の表面側にはシリコア酸化膜で有機膜がらなる表面保護 瞋45か郵成され、この丟面保護膜45の丟面にポリイ ミド膜からなる配向膜 1 6が平成されている。この配向 膜はらば、ボリイミド轉に対してデビングに理り施され た膜である。

【0023】なお、病農度ドにイン領域172から延設 された。リコン膜40amは高濃度領域からなる下電極 11が形成されている。この下遺極11に行しては、デ - 八絶縁膜13と同時半安されて絶縁膜(含電体膜)を 40 全して四重線92か付かしている。このようにして保存 存量4 0 割形成されている

【0024】ここで、『FT10は、好きしくに上面の こうにしかり (ライトリー・トーマト・トレイン・構造 をもない、咄濃度 … と『城161および伝典関トレイ 、領域171に相当する領域に不純物イオップ打ち込み を行わないオフセーに構造を育とていてもよい。また、 TFT10は、走資者91をマスクとして高農災で不能 物メナンを打ち込み、自己整合的に商農度ノースおよび アレイン領域を形成したセンフアライン型のTFTであっ50。

ってもよい。なお。本形態では、『FF10カゲート電 極(走査線91)をソースードレイン領域の間に1個の み配置したシップルゲート構造としたが、これらの間に 2個口上のゲート電極を配置してもよい。この際、各々 のゲート電極には同一の信号が印加されるようにする。 このようにデュアルゲート (ソプルケート) 或いはトリ アルゲート以上でTFT10を構成すれば、チャネルと ソーマートレイン領域の接合部でカリーク電流を防止で き、子び時の電流を低減することが出来る。これらのゲ になっている。このチャネル形成領域15に対して一方。10 一下電極の生な」とも1個をLDD構造或いはサアセッ ト構造にすれば、さらにオフ電流を低減でき、安定した アインチング奏子を得ることが出来る。

> 【0025】『TFTの製造方法』これような構成でT FT10を製造する方法を、図3ないし図8を希腊して 説明する。図3、図5、図6、図7および図らば、本形 態のアクティブマトリクス基板110.製造方法を示す工 程断面関であり、いずれの図においても、図1/0Aー A 神における断面に相当する。但し、ここでは画繊用 TFT100万製造や法のみについて説明することし、 も。図 1/1、レーザアニール装置の蝦略構成図である。 【ロロコ6】カラス基板上にTFTを製造するには、ま ず、ガラス基板を変形させることなり、ガラス基板上に 多結晶作V 半導体膜を形成する必要がある。このような 制約丁で多品晶の計算体膜を形成するには、図3(A) ,こうすように、超音波洗浄等により清浄化したカラス製 等の基板30を準備した後、基板温度が約150℃から 約450℃の温度条件下で、203 (E) に子すように、 基板30万全面にシリコン酸化膜がらなる手地保護膜3 n 1 をプラフマビVD 占により形成する。これときの原 わりてとしては、たとをはモノシランと英國カネとの混 合力で空下EOSと酸素、あるいはシブランとアンモニ でを用いることができる。

【0027】次に、基板温度が約150Cから約450 C 小温度条件子で基板3 0万全面にアモルファスシリコ ノ鞭からなる半導体膜100をブラブマCVD法により 手載する。このときの原料カスとしては、たと文ばジン ランやモインランを用いうことができる(成集工程。

【もの28】次に「図3 EC」に示けように、半導体膜 100に対してレーザ光を照射してレーサアニールを施 サコンーサアニール 5種

【6029】こグレーサアニール工程では、閏4にデす よった シーザ光の規制領域レバス 写明(日走査方面) **走打・ライン !!! コLO こことには ニューザベーコケ陽** ・辺し関波状が200日、ガラインコーム)を半導体膜 100に照射する。その時里。アモファスの半導体膜1 ①ロは、一度溶離し 冷却固化過程を能で結晶化する。 この名には、各種状ペスシーザモの照射時間が非常に思 時間であり、いつ、時射領域も皆板全体に対して局所的 であるため、基度主体が同時に高温に熱せられることが

ない。それ故、基板30として用いたガラス基板は、石 英基板と比較して耐熱性の面で劣るが、熱による変形や 割れ等が生しない。

【0030】図4に示すアニール装置300では、アモルファニシリコン膜からなる半導体膜100が形成されたガラク製の基板30を載置するX・Yフテーシ310と、レーザ光源320から出射されたレーザ光をフテーデ310上に載置された基板30に同にてラインビームL0として出射、集光する光学系325とを有している。ここに示す例では、ライン10ビームL0の照射領域しは約300mmの対法でX方向に延びており、基板300全面にレーザアニールを行うには、X-Yフテーデ310かY方向に移動していくことになる。

【0.0.3.1】ここで、ディンピームの照射領域の幅寸法が $5.0.0\,\mu$ mであれば、 $2.5\,\mu$ mビッチでディンピームをすらしていったけで半導体膜 $1.0.0\,\sigma$ 1箇所からみれば、レーザ丸が $2.0\,\sigma$ 回、照射されたことになる。また、 $2.5\,\mu$ mビッチでディンピームをすらしていたば、半導体膜 $1.0\,\sigma$ 0.1箇所からみればレーザ光が $2.0\,\sigma$ 0. 照射されたことになり、 $6\,\mu$ mヒッチでディンピームをすらしていたば、半導体膜 $1.0\,\sigma$ 0.1箇所からみればレーサ光が約 $3\,\sigma$ 0回、照射されたことになり。

【0032】次に、図5(A)に示すように、半導体膜 1000表節にフォイリノでラフィ技術を用いてレジア 1マスク551を形成する。

【0033】のに、レジアトマクク551を介して半導 体膜100をパターニングし、関5 (B) に示すよう に、島状の半導体膜10g (能動層) を形成する。

【0031】次に、図5(C)に示すように、350℃ 30以下の温度条件で、CVD法などにより半導体膜10aの表面に厚さが到1000対にでストロームのショコン酸化膜からなるゲート絶縁膜13を形成する(ゲート絶縁膜形成工程) このときの原料ガスに、たこえばTEOSと酸素ガスとの混合のアを用いることができる。 ボート絶縁膜13としてショコン変化膜を用いてもよい。

【0035】次に、図5(D)に示すように、デート電極などを形成するためのタンタル膜910を絶縁階板3 0全面に形成した後、フェトリイプラフィ技術を用いて 40 レデストマスク552を形成する

【0036】次に、ロジストロック552を介してタジタン購3をトターニンでし、245 (E) に示すように、 走査機01 、ケート運転 を形がある。

【0037】次に、図6 A: ... 赤巾ように | 無莠下F T部および駆動回路 5 V チャネン下 F T ... 3 A側には | 走 査線 9 1 (ゲート電廠 | をマスクとして | 約0 | 1 < 1 0 P | c m² ~約1 0 < 1 0 P | c m² ~ドーで建て低 濃度 A 不純物イオ」(リンオナン)の打ち込みを行い、 無莠TFT部の側には | ゲート電廠に対して自己整合的 | 50

に低濃度のソース領域161および低濃度のドレイン領域171を形成する。ここで、ゲート電極の真下に位置しているため、で連物イサンが導入されなかった部分は 事事体膜のままのチャネル領域15となる

【0038】次に、図6~B)にますように、画譜 F F T 33では、ゲート電極より幅の広いい。ストマンク553を形成して高機度の不純物イオン(リンドすい)を約6~1×10¹¹ cm²~約10¹¹ cm²のドーブ量で打ち込み、高機度のパース領域162 起よびドレイン領域172を形成する。このようにして、図6(C)に示すように、低機度パース領域162 を備立るパース領域16を形成し、低機度ドレイン領域171 および高機度ドレイン領域172を備立るドレイ、領域172 を形成する。

【0089】これもので適物導入工程に代えて、低濃度ので純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクララ3を形成した状態で高濃度がで純物・リンイオン)を打ち込み、サフセット構造のマーで領域およびドレイン領域を形成してもよい。また、ゲート電極の上に高濃度の下純物(リンイオン)を打ち込んで、セルフアライン構造がマーで領域およびドレイン領域を形成してもとよいことは勿論である。

【0040】また、図示を省略するが、周辺駆動回路の PチャオルTFT部を形成するために、前記順基部およ むNチャスルTFT部をレジットで被覆保護して、ゲー 上電極をデアクとして、約0. 1・10¹⁵ (cm) ~約 $1.0 \cdot 1.0 \%$ $m cm^{\circ}$ カトー国権でポロンイエンを打ち 込むことにより、自己整合的にPチャネルの 1~2・1 レイン領域を形成する。なお、NチャネルTFT部の井 成時と国様に、ゲート電極をマファとして、約り、1・ 10% cm* ~約10・10% cm* カキース量で 低濃度の不飽物(ボロンイナン)を導入して、ポリンサ コド韓に低濃度領域を形成した後、ゲート電極より幅の 広いマスクを形成して高農進の不純物(ポロンイサン) を約0. 1×10 ¹⁵// cm [~2010・10¹³ / cm²] グラープ量で打ち込み、LDD構造のソース領域および トレイン領域を形成してもよい、また、低農度の不純物 で打ち込みを行かずに、ゲート電極より幅の広いマスク 全形成した状態で高濃度の下面物(リーイオン)を打ち とキーナツセット構造のプース領域およびドレイ、領域 を形成してもよい。これにカチオン野も近み工程によっ て、CMOS北の可能になり、周辺駆動回路の同一書板 111人で内蔵が可能となる。

【りり 4 1】 出に「図り(D」 はますように、まで受け 1 7 表面側に「VD店などにより「酸化シリコン欄やNSG標(ボコンやインを含まないシリケートガラソ連 などからなる第1つ層間色線連18を3000 ゴングストコーム~15000 ゴンタストローム程度の腰厚で形 収した後、フォトリップラフィ技術を用いて、第1の層 出絶縁換18にコンタクトホールや切断用孔を形成する ためのレジフトママク554を形成する。

【0042】次に、レジストマスク554を介して第1の層間絶縁膜1 8にエッチングを行い、図6 (E) に示すように、第1 0層間絶縁膜1 8のうち、プース領域1 6 2 およごドン子が順域1 7 2 に対応する部分にコンタクトエールをそれぞれ形成する。

【0043】次に、例7(A)にポポス)に、第1の層間絶縁膜18の長面側に、ソース電極などを構成するためのアルミニウム膜900をアイッタ法などで形成した後、フォトリップラフィ技術を用いて、シジストマック 10 555を形成する

【0044】次に、レシストでアク555を全して下か ミニウム膜900にエッチングを行い、図7(B)に形 すように、ソープ領域162にコンタフトボールを全し て電気的に接続するアルミニウム膜からなるビース電極 コデータ線900一部)と、ドレイン領域172にコピ カウトホールを全して電気的に接続するドレイン電極1 4とを形成する

【0045】次に、図7 (C) にデザように、アース電 極りりおよびとレイン電極1.4 / 去面側に、ヘルビドロー20 ボリ、ラサンモたはこれを含む組成物の適布膜を廃送し た層間絶縁膜191を形成する。さらに、これ層間絶縁 購191カ表面に、『EOSを用いたCVD生によりた とえば4000程度の温度条件下で厚さが約500寸シ グストローム~約150000寸。ファトロームのシリコ 。酸化膜がらたる止層側層間絶縁膜192を形成する これらか觸閉絶縁膜191、192によって、第20層 間絶縁購19か形成される。ここで、ヘルビトロナリン ラサンとは無機すりシラザンの一種であり、大気中で俺 成することによってシリコン酸化酶に転化する適布型コー30 ーティング打科である。たとえば、東欧(株)製の刊り シラサンは、… (SiH2 NH) - を単位とする無機 B リマーであり、キンレンなどの有機溶剤に可溶である 逆って、この無機士リマーの有機溶媒溶液(たとえば、 20mキテレン溶液) を瞳角液としてスピンコート法 (たとえば、2000 r pm、20秒間) で宝布した 後、45000年温度で大気中で焼成すると、水分や酸素 と反立し、CVD生で成膜した。ヨコン酸化膜と同等以 上の敵名なアキュファマのシリコ、酸化膜を得ることが てきる。使って、この存法で成職した層間絶縁膜191~40 vy !コン酸化鞭)はCVD法で形成した瞬間絶縁膜と 試験の信頼性を有している言ともに、テレイン電極14 に起因する関語などを平現化してされて、

【0046】にに、図7 (1)に合む。こに、フォキリファルの(技術を用いて、絶縁膜18 19にコミタクトナールを形式するためがによったマスク556を形成する

【0.0.17】 たに、レジストサック 5.0.6 を介して第2 に果を示してある。ことはつかなる。ことの一つなる。ことは一つない。 お果を示してある。ことは、カールのなる。ことは一つない。 アニール前の申品質の半算は購入表面が酸化膜の厚さが、すように、レイン電極 1.4 に対応する部分にコンタク 5.0 100 すンクストローム以下が範囲では、レーサアニー

トホールを形成する。

【0048】次に、図8(A)に示すように、第2の層間絶縁膜19の表面側に、厚さが到400寸にグストロームへ到2000寸にグストロームのITO膜30をステッタ法などで形成した後、フォリリングラフ・技術を用いて、ITO膜30をパターニングするためのレジストマスで557を形成する

【0019】次に、ロジフトマスク557を介してLTO膜sのにユーチ、アを行って、図8(B)に示すように、ドレイン電極11に電気的に接続する画素電極すを形成する。

【0050】次に、図8(C)に示すように、画案電極8の表面側にシリコン酸化膜や有機膜が応なる表面保護瞳45を形成する。

【0.0.5.2】 [本範畴の概要] このようなTFT10万製造方法において、図3.1.8 に示す成膜工程を行った。図3.(0) に示すレーザアニール工程を行うまでが間に非晶質の半導体膜1.0.0の表面に厚い酸化膜が形成されると、よほど譬いゲート絶縁膜1.3を形成しない限の、TFF10のケート間近の低下する。

【0053】そこで、本形態では、以下に示す図9および図10に示す印見に基づいて、レーザアニール工程を行う時点でのアモルファマの半導体膜100の去面状態を適正化し、レーサアニール後の多結晶性の半導体膜表面に大きな凹凸が形成されるのを防止する。

【0054】図3は、レーザアエール前の非晶質の半導体膜の表面の酸化膜の導きと、シーサアエール後の多結晶性の半導体膜の表面の凹凸の大きさとで関係を示すでラッである。これ目において、横軸は、レーザアエール前の非晶質の半導体膜の表面の酸化膜の写き。単位すいケストローム)できり、縦軸は、レーザアエール後の多結晶性の半導体膜の10ヶm角内におけて最大高低差で大幅明細書では、単に圧出せいる。で単位すいが、トローンにである。全国のには、レーザアエール時のエアルキー変度条件を変立で行った測定結果の、か、プラッの傾き小量大のエルと最かのエスの自つの条件で得られた結果を示してある。この図から明らかなよりに、レーザアエール前の非晶質の半導体膜の表面の酸化膜で厚さが

ル工程を行う時点で非晶質の半導体膜の表面に形成されている酸化膜の厚さか薄いほど、シーサアニール後の多結晶性の半導体膜の表面において凹凸が小さら抑えることができる。逆にいえば、酸化膜の厚さか10オンゴストローム~80 サンゴストロームの範囲において、酸化膜の厚さか1 サンゴストローム厚。なると、半導体膜表面の凹凸は10 サンゴストローム~15 オンゴストローム程度増大する。

【0055】図10は、多結晶性の半導体膜の表面の到 出と、ゲート耐圧との関係を示すプラフである。この図 10 において、横軸は、多結晶性の半導体膜表面の10μm 角内の最大高低差(は顧明細書では、単に凹凸という。 が単位サングストローム)であり、縦軸はゲートリーク 電流が規定値を示すときのゲート印加電圧の変化量(高 低差へのの時の値を取る100%ととる)であり、多結 晶性の半導体膜表面の関凸が0のととのゲート耐圧を基 進にしたときのゲート耐圧の低下型に相当する。ここで、ゲート絶縁膜は1000オンプフトロームに設定してあるので、この図がら明点がなように、多結晶性の半 導体膜の表面と関凸が200 オンプフトローム、すなわ あ、ゲート絶縁膜の厚みの上がる以下であれば、ゲート 耐圧の低下を10%は内に加えることができる。

【0056】ここで、多結晶性の主導体膜の表面の凹凸を200オンプアトローム。J.下に抑えるには、図りに示す結果からすれば、レーサアニール前の非晶質の半薄体膜の表面の酸化膜の厚きが行ってサンプストローム。J.下、すなわち、ゲート絶縁膜の厚なの1/50以下とすればよい。

【0057】そこで、本年態では、ロ下のようにして、シーザアエール工程を行う時点で非晶質の半葉体膜10 30の表面に形成されている酸化膜の壁さをデート絶縁膜の厚さの1750以下に制御し、シウ、アニール工程でのシーザ光の照射条件を適正化することにより、非晶質の半導体膜100を適正に多結晶化であるとともに、シーザアエール工程を行った水/多結晶化の半導体膜100が表面の凹凸が大きさをケート絶縁膜の厚みの175以下とすることにより、ゲート耐圧が低下を10%以内に収める。たお、ここでいって、一サアニール工程を行う時点で非晶質の半導体膜で表面に形成されている酸化膜、とは、基板が搬送中或いば、洗浄液の乾燥時等にで、40気中で自然に収長する目が酸化膜でで、清浄なデートを面を得るために酸素プラブ医等で入為的に改長させた。あるいはロVDまでも交した酸化膜も含む意味である。あるいはロVDまでも交した酸化膜も含む意味である。

【ロロ言ふ】「其絶人形態1」 おお喰ては、下FT外製 造方虫のうち、図3 刻象編して説明した多結晶性で半導 体膜の製造工程をルドのように改良する。

【0059】まず、図3 (A) に共主ように、ガラス製 で機化膜を除去した後の大気中での機露時間は t / 5 等の基板30を他備した後、温度が約150℃から約4 0 10 mt. 500 m時間)が誤界である。たとえ 50℃の温度条件をで 図3 mB: につまように 基板 50 は デート絶縁機で機厚が1000 まとなるである。

14 30の全面にシリコン酸化膜からなる下地保護膜301 をプラズマCVD法により形成する。

【0060】決に、基板温度が約150℃から約450℃の温度条件でで基板30の全面に膜厚が300寸パグストローム~1500オングストローム、たとえば1000オングストロームのアモュファステリコト膜からなる年度体膜100をプラブヤビVDあるいは低圧にVD独により形成する。

【0.061】次に、成膜・搬走中に付着したコミを除去するために純米とナイロンプラシでスクラブ洗浄を行ったあと、NH、OH:H。O:: H。O=1:2:25 0の溶液に5分間浸漬し、純土で1.0分間リンスを行っ

【0062】次に、HF(7一化水素酸): H。O 1 500年、そので数で30種間~1分間、ウエート エンチングを行い、非晶質力率導体膜100の表面に形 成されているシリコン酸化膜を完全に発去する(エーチ ング工程)。

【ロロ63】しかる後に、超音波振動を加えた亜土槽で

10万間の17年を行う、最後にアピン乾燥で水を切り、【0064】その後、連やかに、たとえば1時間が内に、レーザアニール装置で、図3(C)に示すように、30×nmのエキンマンーザと一ムを、例えば、400mJ、 (cm^2) のエネルギー必要で照射する。と一ム毛状は、適当な光学系で200mm・400gmにも、延軸 汚向に所定のといそだけずらしなから構取全面に照射を行う。レーザアニール工程。 ここで行うレーザアニールは、真空中もらいはで活性のス中といった非酸化零円 気中で行う。但し、なよらかり原因、例えば構造にアテムのトラブルにより、HF、H。O=1:50のエーチング液によるエッチングに程度、レーザアニール接渡に 人間とつり経過時間が2時間となった場合には再進、HF、H。O=1:50のエーチング液で30種間~1分

【1)065】すなわち、エッチング工程を行った後、シーザアニール工程を行うまて小間に前記半導に複が酸素含有雰囲気中に晒される暴露時間を工時間とし、町記ゲート地縁機の撃さをしずシクフトロームとしたときに前記暴露時間と前記ゲート絶縁機の撃さば、以下の式

Γ ½ t 500

間のフェットエッチングを行う

を満たず関係を維持する。すなわち、エンチニグ工程に より酸化膜を除去した後の生産体膜表面において、シリコン酸化膜が改長速度は、お気中では~50 サンドスト コームにでは重常。最大で10 サンストローム。時間 程度であるりで、ゲート確採膜の厚きをもってングスト ローム。とすると、表面酸化膜の許容等さはもど50 スナンでストローム)以下であるので、エッデンク工程 で酸化模を除去した後の大気中での基露時間は、もど5 0~10~も、500~時間)が限界である。たとえ ば、ゲート絶縁膜の膜等が1000 サンクストロームで あれば、大気中での暴露を許容できる時間は2時間である。従って、エッチング工程力度、1時間以内にレーザアニール工程を行うことが好ましい。

【0006】ここで、図11には、レーザアニール工程 てのレーザ光の照射条件(生尊体膜表面の1箇所からみ たときのレーザ光の照射回数)と、非晶質の生導体膜か ら多結晶性の半導体膜に相転移させた後の半導体表面の 凹凸の大きさとの関係を示してある。

【0067】この国11には、レーザアニール工程を行う時点で生導体膜100装面に酸化膜が存在しない場合 10におけるレーザ光の照射条件(生導体膜表面の1箇所からみたときのレーサ光の照射回数)と、多結晶性の半導体膜100に相転移させた後の生導体100表面の関凸の大きさとの関係が実縁し11を示し、レーザアニール工程を行う時点で生導体膜100表面に厚い酸化膜(ゲート絶縁膜13の厚さの1ご50倍以上の厚さの酸化膜)が存在している場合におけるレーザ光の照射条件。上導体膜130円を大力をよるのレーザ光の照射

(半導体膜表面の上箇所がらみたときのレーザたの照射 回数)と、多結晶性の半導体膜に相転移させた後の半導 体表面の凹凸の力きさとの関係を実得し12で計してある。 る。

【0068】この国から明らかなように、ローザアニール工程を行う時点で生産体膜100素面に厚い酸化膜(ゲート絶縁膜の厚さの1/50倍以上の厚さの酸化膜)が存在している場合には、レーサ光の照射回数を増一でほど、多結晶に相転移した後の半導に膜100表面の凹凸がたきくなっていく傾向にある。

【0069】これに対して、レーザアニール工程を行う 時点で事導体膜100素節に酸化膜が存在しない場合に は、レーザ光の照射画数が増立るほと、多結晶に相転移 30 した後の事導体膜100素面の側凸がかさっなり、レー ザ光の照射函数が約20回のとき、多結晶に相転移した 使の事事体膜100表面の凹凸が200オングストロー ム以下になる。但しレーサ光の解射回数が約60回~約 80回を超立ると、それ以上、明射回数を増やしても、 凹凸はそればに、小さりたらず、略一定となる。

【0070】従って、本形態では、アニール工程では、 上導体膜100表面の1箇所につき20回以上、レーザ 光を照射する。すなわち、ラインビームを25μm以下 のピッチですらしていて、さらに、上導体膜100表面 40 り1箇所に、そ30回以上、レーザのを照射すれば、多 結晶に相転移した後が半導体膜表面が固凸を確実に20 のサングス。ローム以下に抑えることができる。すなわ に、ラインコースを6μm以下のセーチですらしてい

【0071】また、図13には、レーザアニール 5種を (で) 時点で + 算体膜100表面に酸化膜が存在しない場合における。一ザアニー レ工程での1 一世光の照射条件 (主導体膜若面の1箇所つらみたときのレーザ光の照射 (回数、ビー非晶質の半導体膜100を相転移させた多語 50

晶性の半導体膜100の結晶度合いとの関係を示してある。ここで、非晶質の半導体膜100を相転移させた多結晶性の半導体膜100の結晶度合いは、この半導体膜100から形成したTFTのオン電流のたきさとして計測でき、オン電流がたきいほど半導体膜100の結晶度合いが高くて好ましいといえる。

【0072】図12に示すように、レーザ光の照射条件(半導体膜表面の1箇所からみたときのシーサ光の照射 図数)を増やしていてと、TFTのオン電流が増たしていこか、約110回~約120回をピードにして、その以上、レーザ光の照射回数を増やしていこと、TFT かけン電流が低下していて傾向にある。しから、レーザ光の照射回数が200回を超えると、レーザアニールをけわない場合よりも、オン電流が低下してしまう。使って、本用態では、半導体膜100表面の1箇所からみたとまのレーサ光の照射回数については、約200回以下にことめる。すなわち、ラインピームを2、5μmリエのピッチですらしていて。

【0073】しかる後に、図5(A)、(B)に至すパターニング工程を行った後、図5(C)に手でが一下絶縁膜形成工程において、プラブマCVD法により漢厚が1000寸にアストロームのゲート絶縁膜13を形成する(ゲート絶縁膜形成工程)。

【0074】これように、本形態のTFTの製造方法で は、アニールに程を行う前に半導体膜表面で酸化漢を許 去する11程を行うことにより、非晶質の半導体膜の表面 に存在している酸化膜に厚さをゲート絶縁膜の厚さの1 ×5.0以下とし、かつ、アニールII程では、年導体膜去 面の1箇所につき約20回~約200回、好失し主は約 80回~約200回、レーザモを服射するように条件設 定している。従って、レーザアニールによって、非晶質 の半導体膜を多結晶化させたよきに、得られた多結晶性 の半導体鞭表面には200オングストロームを超えるよ うな力きな関西が形成されないので、デート絶縁膜を1 O O O サンプストロームにもで凍くしてTETでも含い 値電圧を低下させてもゲート耐圧が低下しない。それ 故、水形態によれは、マイッチング電圧が低く、かつ、 信頼性の高いTFTを製造することができる。過度にア ニーエしないように、照射回数を200回以下にヒビガ ていらいで、サン電流り大きなTFTを製造できる。

【0075】 実紀の形態2 本用態では、基本的なでは少々は、実施の形態1と同様できるので、そん説明を省略するが、エッサック工程から1一サでエール工程を短時間かりつには、ことを目的に、図1に工作する情報を模処理芸費を用いる。

【0076】劉13は、本形態の中導体膜処理装置60 のの既略構成図である。図13に含すように、本毛態の 半導体膜処理装置600には、非晶質の半導体膜を平成 した苦板の搬入、および非晶質の半導体膜に対するレー サアニールによって半導体膜を多結晶化した特板の搬出 を行うためのカセッ! 方式のローダ・アンローダー部6 10と 基板上/非晶質の半導体膜表面に対してフッ化 水素を含むエッチング板(HF : H2 〇=1:50のエ チニア液、を用いてエッチングを行っためのシャワー 方式のカエットエーチング装置620と、このワエット エッチングを行った後の基板上の非晶質の半導体膜表面 にポー洗浄液)でデッター洗浄を施す洗浄装置630 と、基板上の非晶質の半導体模表面に付着した水を乾 燥、肺去する乾燥装置640と、乾燥を終えた基板上の 非晶質の半導体膜に対してレーザアニールを行うレーザ 10 アニール装置650とが構成されている。このレーザア ニーム装置650は、真空ロードロー?651、レーザ アニール用チャンパー652、レーザ光学系325、レ 一世光源320などで構成されている。 また、半導体膜 処理装置600には、ローフ・アンローダー部610に 搬入された基板をウエートエーチング装置620、洗浄 装置630、乾燥装置640、およびレーギアニール装 置ら50に搬送した後、ローダ・ア、ローダー部610 に属す搬進機構ららりが構成されている。ここで、搬送 機構ららりは、ローダ・アンローダー部ら10に搬入さ 20 れた基板をウエードエーチ、『装置り20に搬送する第 1の櫻走至661と、ウエ・トエッチング装置620か ら洗浄装置630に基板を搬走するコンパブラ式の第2 の搬達手も62と、洗浄装置630から乾燥装置640 に基板を搬送する第3の搬出系663とから構成されて いも、なお、乾燥装置ら40からレーザアニール装置ら 5 0~の基板の搬送、およびレーギアニール装置り50 からコータ・アンコーダー創ら10~の基板の概定は第 1の機逆系らら1が行う

【0077】この主導化膜処理装置600では、非晶質 30 の主導体膜の形成された基板でカセートに入れられた状態でロータ・アンコーダー部610に搬入されると、搬送機構660の第1の搬送至661は、カセットより基板を取り出してウエットエッチング装置620では、コンドア大の第2の機送至662により基板にかかり、基板に肝成されている非晶質が主導体膜表面の酸化膜が完全に除去されている非晶質が主導体膜表面の酸化膜が完全に除去されている非晶質が主導体膜表面の酸化膜が完全に除去される。続いて、基板は、コンドア式の第2の機送至662によりエッチンで液が除去される。

【0078】かに、搬送機構ららりで第3の職性系らら 3は、馬板をフセンド式の乾燥装置ら10に入れる。こ こで基板は高速に転されて、基板につまうか速しのによ り除去される。次に、搬送機構ららりの第1が概送系ら ら1は、基板を乾燥表置ら10より運空コードエックら 51に入れ、ここで真空すぎされた後、裏板は、レーザ アニール装置ら50のチャンパーら52次に搬入され 5 ここで、シーサアニール用のチャンパーら52的 は、真空あるいは「活性ガスを用いた非酸化性の雰囲気に設定されており、この非酸化性の雰囲内で基板上の非晶質の半導体膜はレーザアニールを受ける。その結果、基板上の非晶質の半導体膜は多結晶性の半導体膜となる。しかも後に、搬送機構らものの第1の搬送率661は、基板をレーザアニール用のチャンパー652内から真空ロードロップ651に移す。そして、搬送機構660の第1の搬送率661は、基板をローダ・アンローダー部610のカセットに戻す。以下、すべての基板に対し間様な処理が行わる。

【0079】このように、本形態の半導体膜処理装置600では、エッチング装置620とレーザアニール装置650とか一体になっているので、非晶質の半導体膜に対するエッチング後、レーサアニール工程まで基板を短時間で搬送できる。従って、ロエットエッチング後の距晶質の半導体膜去面に厚い酸化膜が形成されない。それ故、レーザアニール工程を行う時点で非晶質の半導体膜の表面に形成されている酸化膜の厚さをゲート絶縁膜の厚さの1、5017に制御できるので、レーサアニール工程を行った接入多結晶性の半導体膜の表面の調品の次きさをケート絶縁機の厚など1/5017とし、ゲート耐圧の低下を10%に内に収めることができる。

【0080】「実定の形態3」本形態でも、基本的なプロセクは、接触と形態など间接であるので、その詳細な説明を省略するが、エッチング工程からレーサアニール工程を知時間からおに行うことを目的に、図14にデエ半導体膜処理装置を用いる。また、この半導体膜処理装置はエッチング工程としてトライエッチングを行うように構成されている。

【0081】図14において、半導体膜処理装置700 には、非晶質の中導体膜が平成された基板の搬人、およ び非晶質の半導化膜に対するシーザアニールによって半 導体膜を多結晶とした基板の搬出を行っためのカセット 式のローダ・アンコーダー的710と、基板上に前記非 **温質の半導体膜に対してマッ湊を含むエッチングガスを** 用いてエッチングを行うためのガス・RF供給部では2 を備えるドライエッチング装置で20と、このトライエ ッチング装置で20でドライエッチングを行った後の基 板上の非晶質の半導体膜に対してシーサアニールを行う レーザアニール装置アカウとが構成されている。また **主導体膜処理装置700には、ロータ・アンローダー部** 710に搬入された基板をドライエッチング装置70 0、およびレーサアニート装置750に搬送した後、コ --タ・アンローター記す10に乗り搬送機構でカリエ 基板の搬送経路を非酸化生雰囲気に保持する。こうシンプ 790とが構成されている。 このように この主導体模 処理装置700では、基板が真空内で搬送されるため。 レーザアニール装置でありは、レーザアニール用チャン パー752~レーザモ学手325、レーザモ原320な どて構成され、真空ロートロックが配置されていない。

【0082】この半導体膜処理装置700では、非晶質 の半導体膜の形成、マカラブ洗浄、超音波振動を加えた 純水シャワーによる1万程度のリンプ、およびタビン乾 燥を行った基板がカセッ!に入れられた状態でローダ・ アンローダー部710に搬入されると、搬走機構760 は、カセットより基板を取り出してドライエッチンで装 置720に搬入する。このドライエッチング装置720 では、CHF3 カスで3 0利間、エッチングが行われ、 基板に平成されている非晶質が半導作膜表面から酸化膜 が貯去される。次に、搬送機構で60は、基板をレーザー10 アニール装置で50のチャパー内に撥入する。ここ で、レーサアニール用のチャンパー们は、真空あるいは 不活性カフを用いた非機化性の雰囲気に設定されてお り、この非酸化性の雰囲内で基板上の非晶質の生導体膜 はレーサアニールを受ける。 その結果、 塔板上の非晶質 の中導体膜は多結晶性の半導体膜となる。しかる後に、 搬送機構で60は、基板セレーザアニール用のチャンパ 一門が心取り出してローダ・アンローター部710カカ セットに展す。ロド、すべてが指板に対して同様な処理 が行われる。この間、ハウンシアで90円は真空に保た。20 れている

【0083】このような事算化購処理裝置700によれば、エ・チンク装置720とレーサアニール装置730とケー体になっており、かつ、これらの装置間で基板を搬送する際に基板表面の非晶質の事尊体腫が酸化性雰囲気にさらされないので、トモイエンチンク後の非晶質の事質体膜表面に酸化膜が形成されない。それ故、レーザアニール工程を行う時点で非晶質の事簿体膜の表面に形成されている酸化膜の厚さをケート絶縁膜が厚さの1/~50以下に制御できるがで、レーサアニール工程を行っ 30た後の多結晶性の事尊体膜の表面が凹凸の大きさをデート絶縁膜が厚みが1~5以下とし、ゲート耐圧の低下を10%は内に収めることができる。

に示すように、基板30少長前に非晶質の半導体膜を形 成した後、図3 (C) に示すように、アニール工程を行 うまての間、非晶質の半導体膜の表面を非酸化性雰囲気 中に伴持し、酸化性雰囲気に一切、晒さない。逆って、 リーサアニール工程を行う時点で非晶質の半導体膜の表 節に虧化模が中成されていないので、レーザアニールエ 40 程を行ぶた後と多結晶性で判導体拠の表面にEEEがほど かと手吹きれない。それ故、この主尊体襲を能動層とし て用いたTFTでは、ゲード耐圧の低下が発生しない。 【00~5】これような方法を実施するんでは、本田態 では、図15に売中半身体膜処理装置800を用いる この主導体膜処理装置800では、基板の操人および基 板の撮出を行うためのローマ・アンローター許多10 と、基板上に非晶質の中導体膜を形成する企ぐのでは、 RF供給部870を備える成膜装置870 CVD蚊膜 装置)と、この成膜装置870で毛収した装板との非晶。50

質の半導体膜に対してレーザアニールを行うレーザアニール装置850とが構成されている。また、半導体膜処理装置800では、ロータ・アンコーター部810に搬入された場板を成膜装置870およごレーザアニール装置850に搬送した後、ローダ・アンローダー部810に興工搬送機構860と、基版の搬送経路を非酸化性雰囲気に保持する。ロンジア390と分構成されている。

【0086】このように構成した半導体膜処理装置80 ①では、基板がカセットに入れられた状態でローダ・ア シローダー部810に搬入されると、搬走機構860 は、カセートより基板を取り出して枚葉式の成膜装置8 70に搬入する。この成膜装置870では、基板の全面 に1000オングストロームのアモルファスシリコン膜 からなる土壌体膜をフラスマCVDあるいは低圧CVD 法により形成する。次に、搬送機構860は、基板をレ ーザアニール装置850カチャン・一円に搬入する。こ こて、シーサアニール用たチャンパー352回は、真空 あるいはて活性ガスを用いた非酸化性小雰囲気に設定さ れており、この非酸化性 / 雰囲内で基板上の非晶質の半 導化膜をレーサアニールを受ける。その結果、基板上の 非晶質の主導体膜は多結晶性の主導体膜となる。 しかる 後に、搬送機構860は、基板をレーサアニール用のチ センバー内が心取り出してローダ・アノコーダー第81 ①のカセットに展す。以下、すべての基板に対して阅様 た処理学にはいれる。この間、ハフジング890内は真空 に保たれている。

【0087】このように本形態の半導体膜処理装置80 0では、機膜装置870とレーサアニール装置850と か一体になっており、かつ、これらり装置間で基板を搬 近する際に真空中で基板が扱われる。戻って、基板表面 の非晶質の半導体膜は酸化性雰囲気にきらされないの で、非晶質の半導体膜を順気に行うされないの で、レーサアニール工程を行う時点で非晶質の半導体 腹の表面に酸化膜が形成されている。 地の表面に酸化膜が形成されていないので、レーサアニール工程を行った後の多益晶性の半導体膜が表面に正面 がほとんど形成されない。それ故、この半導体膜を能動 層として用いた下下では、ゲート部田の低下が発生しない

【00×8】「液晶ハギルの構成」こりような方法で形成されたTFTの使用例として、これTFTを向募スイッチンで用おより駆動回路用にアクティブがトリスク基板に呼吹した例を説明する。

【00×9】図16むにご図17に行れぞれ、本形態に 信えば素素子製置で用いた電気光空装置を対定基板の側 かみみで宇亜図。および図162H。H。線で均断した よきの電気光学装置で断面配である。

【0000】これに「国において」で請表示装置に用いる電気光学装置1は、画素電極8ついちリクス状に形成されたアクティブマリリクス基板11と、対向電極31が形成された対向基板12と、これらか基板間に封入、

挟持されている液晶39とから概略構成されている。ア コティブマトリアス基板11七対向基板12とは、対向 基板12の外間練に沿って形成されたギャッで村舎有の シール材も2によって所定の間隔を介して貼り合わされ ている。また、アクティブセドリウス基板11~公向基 板12との間には、シール材のとによって液晶計入顔較 40が区画形成され、この液晶封入領域40円に液晶3 9か針入されている。この液晶封入領域40円におい て、アクティブルトリウス基板11と対向基板12と間 にはスペーサ37を介在させることもある。但し、電気 10 光学装置1を投射型表示装置のデオキバルブとして用い る場合には、このアーに一世37の像が投射されることを 防止するためにスペーサ37カ配置を省略するのが一般 的である。シール材52としては、エポキシ樹脂や各種 の紫外線硬化樹脂などを用いることができる。また、ジ --ル村52に配合されるギャーで村としては、約2 μ m ~約10gmの無機あるいは有機質のファイン(特しくは 球などが用いられる。

【0091】対向基版12はアプティアマルサプス基板 1.1よりも小さく、アクティブセトリクス基板1.1が間 20 辺部分は、対向基板12の外間減よりはみ出た光態に貼 り合わされる。逆って、アクティフマドリクス基板11 A駆動回路(走査襷駆動回路70キデータ線駆動回路 B 0) や人出力端子45は対向基板12がら露出した状態 にある。ここで、ノール村32は部分的に途切れている ので、この途切れ部分によって、液晶注入。12-4-1 57構 成されている。このため、対向告板102とアクティブマ トリクス基板11とを貼り合わせた後、ジール打520° **内側領域を咸圧状態にすれば、液晶圧 1.02 4.1**から液 晶39を減圧に入てき、液晶39を封入した後、液晶に 30 人口じゅ1を封止剤じゅじで裏げばよい。なお、対何期 板12には、シール杆32の内側において画面長玉領域 7 を見切りするための應光膜の 1 も形成されている。ま た、対向落板12のコーナー部のいずれにも、アクティ ブマトココス書板30m対向帯板1mとの間で遺気的標 通をとるための上下導通材まらが形成されている。

キージ回路や検査回路が設けられることもある。なお、 データ線駆動回路60および走査線駆動回路70をアク ディブ・トリクス基板11の上に形成する代わりに、た と文は、駆動用しましか実要されたTAE デーデープーナーメメデッド、ボンディングに基板をアクティブマト リウス基板11の周辺部に形成された端子群に対して異 汚性導電膜を介して電気的および機械的に接続するよう にしてもよい。また、対回基板12およびアクティファトリクス基板11の光入射側の面あるいは光出射側に は、使用する液晶39の種類、すなわち、TN リゾイス デッドスマティックトモート、STN (アーバーTN) モート等々の動作モードが、ゾーマドホワイトモート ノーマリブラックモードが別に応して、偏元フィルム。 位相発フィルム、偏光板などが所定の両きに配置される。

【0093】は肝能の電気光学装置1を透過型で構成し た場合には、たとえば、投射型液晶表示装置(液晶プロ デェクタ)において使用される。この場合、3枚の電気 七学装置1がRGB用のライトバルブとして各々使用さ か、洛電気光学装置1五各々には、RGB色分解用のデ アクロイックミラーを全して分解された各色の光が設計 无として各せ入射されることになる。従って、本形態の 電気光学装置1にはカラーフィルタが形成されていた。 い。但し、対向基板10において各画素電極さに対向す る領域にRGBのカラーフィルタを行め保護機とともに 平成でもことにより、微射型液晶表示以外にも、カラー 液晶サレビなどといったカラー液晶基金装置を構成する ことができる。さいにまた、対向基板12に何層もの領 掛字の異なるモ件層を積層することにより、光のモ決作 用を利用して、RGB色をつくり出すダイクロインパブ えルタを形成してもよい。 ことがイプロイ ノススイルタ 付きの対向基板によれば、より明らいカラー表示を行う ことができる

【0004】(アクティブペトリンス基板の構成)[6]1 8は、アウチ・ファトリファ基板11の構成を模式的に 示すプロ→プ国である。図18に示すように、後晶表示 装置用のアクティブやトリクス基板11上には、データ 譲りりおよび走直繰り上に接続する順義スイッチング用 ウFFF10と、このTFT10をごしてデータ弾きの から画像信号がよりされる液晶セルは4.47存在する。デ 一条繰りのに対しては、シフトシジスタ81、ショニン フタトコービデオラインドア、アナコリスイッチ36を 備えるデータ機型動団路らりで形式されている。 毛森線 41に対してモーシャトレジアタ83むよびレバーシア タミ 4 を備える主査機幅動用的70%形成されている。 【00095】また。画屋領域には「容量飛り2と下間に 保持容量 40(容量素・いつ形成され、これ保持容量4 りは、液晶セルタ4ての電荷の保持特性を高める機能を 有している。なれ、保持容量40は前段の走査線91と

【0096】(対向基板の構成)図19は、電気光字装 置1の端部の断面図である。図19において、対向基板 12は、画素電極8の各々に向けて盛り上がった複数の マイプロレンズ430(小さな凸いシズ)がアクティご マトリクス基板30の画奏電極8に対応してマトリクス 状に形成されたレンスアレイ基板 13と、このレンブで レイ基板13に対してマイクロレンズ430を覆うよう に接着剤48により貼り合わざれた透明な薄板ガラス4 9 とを有している。この薄板カラフ 4 9 の表面には対向 電極31か形成され、こり対向電極31の表面のこち、 マイクロレンズ430の境界領域に対応する領域には選 光膜らが形成されている。薄板ガラス49の表面におい て、対向電極3 1 および進光膜6の表面には、プリコン 酸化膜または有機膜が引なる表面保護膜44か形成さ れ、この麦面保護膜44万表面にガリイミド膜からなる 配向膜よでが形成されている。この配向膜までも、アグ ディブマトリクス馬板11の配回膜46と同様、シーヨ ン系繊維がらなるパフ布で一定方向に擦るラビング処理 か施された膜である。

【ロロタ7】このような構成の対向基板12を用いた電 20 気光学装置1では、対向基板12年側から入射した流の。 うち、TFT10ハチャギル形成領域などに照射される 光は應光膜もによって濡られるとともに、斜めに入射し た光などは各マイプロレンス430によって各画素電極 8に向けて集光される。ぼって、対向基板12万側に手 流した産光膜もの幅が进りても、あるいは対向基板10 の側に遮光膜もかなくても、マイプロレンです30.こく ってTFT10のチャスト形成領域に光列入射すること を防止することができる。それ故、TFT10のキラご ゴスタ特性の劣化を防止することができるので、信頼性 30-を向上させることができる。また、対向基板10の側に H:成じた遮光膜もの幅を洗りでき、あるいは対向階板 L 2の側から進光膜もを省略してもよいので、表示に苛失 する光量的應光膜6によって減少するのを均止すること ひできる。よって、液晶素子皮膚においてコントラスト と明るさを大幅に向上させることができる

【0098】このような構成り対対基板12においてヤイフロレンで430の形成領域の周辺領域120。あるいはアクティブマトリクス基板119外間減よりのや円低領域にボャップ行き有の。一ル村52づ金布され、140のシール村52によって、け向基板12にアクティブマトリフス基板11とび貼り合わざれている。

【のののの】。電気光学装置力電子機器への適用。次 .1 電気で学装置1を備えた電子機器ハー例を「図2の および421で参照」で説明する

【0100】まず。国20.1は、土記の各形態に係る遺 気光学装置1と応様に構成された電気光学装置を備えた 電子機器の構成をプロック図で示してある

【0101】図20において、電子機器は「表示情報出」」ので各々変調されて3項色に対応する光度分別、G.B. 力源1000、表示情報処理回路1002 駆動回路1 50 は「ダイクロイックマリズム1112」で合成手段。に

004、電気光学装置1006、クロック発生回路10 08、および電源回路1010を含んで構成される。表 示情報出力源1000は、ROM(Read Only Memor - RAM(Random Access Memory)、光ディフラな どのメモリ、テンヒ信号の画像信号を同調して出りする 同調回路などを含んで構成され、クロック発生回路10 0.8からのプロックに基づいて、所定フォーマッドの画 像信号を処理して表示情報処理回路1002に出りす。 る。この表示情報出力回路1002は、たとえば増幅・ 極性反転回路、租展開回路、ローテーション回路、カン マ補正回路。あるいはクランプ回路等の周知の各種処理 回路を含んで構成され、プロック信号に基づいて入りさ れた表示情報からデシタル信号を順次生成し、アローク 信号じしKとともに駆動回路1004に出力する。駆動 回路1004は、電気元字装置1006を駆動する。電 源回路1010は、上述の各回路に所定の電源を供給す る。なお、前記した電気光学装置1のように、電気光学 装置1006を構成するアクティブマドリクス基板11 の上に駆動団路1001を形成してもよく、それに加え て、表示情報処理国路1002ちアクティブマリリッス 基板11の上に平成してもよい。

【0102】これような構成の電子機器としては、電気 光学装置1を透過型で構成した場合には、同21を参照 して後述する数射型被晶素主装置(液晶にコシェク タ)、マルチメディア対応のパープナルコンヒュータ (PC)、およびエンジエアリング・コーニステーション(EWS、ハーショ、あるいは携帯電話、ロートでコセッサ、テレビ、ヒューファインダ型またはキエタ重視型のビデオテーでレコープ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、ターチーネルなどを重げることができる。

【0103】国21に全て投射型液晶表示装置1100 は、前記の駆動回路1004がアプティーントリフス售 板11上に搭載された電気光学装置1を含む液晶モニエ ールを3側準備し、各々RGB用とライトペルで100 R、100G、100Bとして用いたプロジェクタとし て構成されていて、この液晶プロジェッタ1100で は、メタルパライドデンプなどの白色光源でデンプユニ ルト1102から光が出射されると、3枚のミラー11 の6および2枚カダイクロイックミラー1108によっ プーR、G、Bの3個色に対応する光視がR、G、Bに 分離され (光分離 5段・) 対応するライトにもプ100 R」100G、100B(電气光差装置100~夜晶ラ イトバルグには各ト量がある。この際に、私業分Bは、 光路が長いので、 ピ祖生を時ぐために人材レンズ112 2 リシーシンズ1103、および出射シンズ1124 からなるサレーレンズ系1121を全して導いれる。そ って、ライトバルプIOOR、100G、100Bによ って各々変調されて3原色に対応する光校分材、G、B

3 方向から人射され、再度合成された後、投射レンズ 1 114を介してスクリーシ1120などにカラー画像と して投射される。

[0.104]

【発明の助果】以上説明したように、は発明に係るTF T外製造方法では、シーザアニール工程を行う時点で非 晶質の半尊体膜の表面に形成されている酸化膜の厚きを ゲート絶縁腱が禦され1/300mとし、かつ、レーザ 光の照射回数を最適化することにより、レーザアニール 工程を行った後の多結晶性の半導体膜の表面の凹凸の大 10 体膜処理装置の概略構成図である。 きさをゲート絶縁膜の厚みの1/15以下とする。従っ て、非晶質の中導体膜にレーサアニールを施して得た多 結晶性の半導体膜を能動層として用いた場合でも、導い ゲート絶縁膜を形成しなくてもゲート前圧の低下を10 %以下に抑えることができるなど、ゲート耐圧およびし きい値電圧などの面で良好なトランジスタ特性を有する TFTを製造できる。

【図面の簡単な説明】

【図1】アフナイブマトリクス基板に形成された画素の 構成を示す『面図である』

【図2】 $\mathbb{F}[1]$ $\mathbb{F}[A]$ $\mathbb{F}[A]$ 線における断面図である。

【図3】 $(A)\sim (C)$ は、図1に示すTFTの製造方 法を示す工程断面図である。

【図4】図3 (C) で行うレーザアニール工程で用いる レーサアニーエ装置の概略構成例である

【図5】 (A) ~ (E) は、図1に示す『FTの製造方 法において図3に下す工程に続いて行う各工程を示す工 程断面図である

【図6】 (A) ~ (E) は、図1に含すTFTの製造方 法において図るに示す工程に続いて行う各工程を示す工。30 程断面図である。

【図7】 (A) ~ (D) は、図1に示すTFTの製造方 **法において図6に子す工程に続いて行う各工程を示す工** 程断面図である。

【図8】 :A: ~ (D) は、同1に子でTFT A製造方 法において図7に示す工程に続いて行う各工程を示す工 程断面図である。

【図9】図1に当てTFTの製造方法において、レーザ アニール前の非晶質で半導体膜の表面の酸化膜の厚き と、1 - サアニール後の多結晶性の半導体膜の表面の凹 40 凸の大きさとた関係を示すグラフである。

【図10】図1に示すTFT「製造方法において、多結 晶性の半導体模が表面の凹凸と、ケート耐圧との関係を **売すでき 1.55**な。

【図11】図1にボギTFTり製造り去において、レー サアニーに工程でのレーザ光の照射条件(半導体膜表面) の1箇所つらねたときグレーザ光の照射回数)と、非晶 質の半導は膜から多結晶性の半導体膜に相転移させた後 の半導体表面で凹凸の大きさどの関係を示すグラアであ ξ.

【図12】図1に示すTFTの製造方法において、レー ザアニール工程を行う時点で半導体膜表面に酸化膜が存 在しない場合、および半導体膜表面に厚い酸化膜が存在 している場合におけるシーサアニール工程でのレーザ光 の照射条件(半導体膜表面の1箇所からみたときのレー ザ光の照射回数にと、このアニール工程によって得られ た多結晶性の半導体膜がら形成したTFTのオン電流の 大きさとの関係を示すグラフである。

【図13】は発明に係るTFTの製造方法に用いた半導

【図14】 本発明に係るTFTの製造方法に用いた別の 半導体膜処理装置の概略構成図である。

【図15】本角明に係るTFTの製造方法に用いたさら に別の半導体膜処理装置の概略構成図である。

【図16】本発明を適用したアクティブマトリクス型の 液晶表示装置用の電気光学装置の平面図である。

【図17】図16の $H \circ H'$ 線における断面図である。 【劉18】国16に示すアクティブマトリクス基板のブ ロック風である。

【記19】国16に示す電気光学装置の端部を拡大して 20 示す断面図である。

【国20】国16およご図17に示す電気光学装置の使 用例を示す電子機器の阻路構成を示すプロック図であ

【図21】図16および図17に示す電気光学装置の使 用例を示す投射型液晶要示装置の全体構成図である。

【符号の説明】

- 電気も宇装置 1
- 画弄這極 8
- 10 画圏マイッチング用のTFT
- 11 アクティブマトリクス基板
- 1.2 対向階板
- 1 3 ゲート絶縁膜
- 3.9 液晶
- ニングアレイ基板 4.3
- 52 2-11村
- 9 () 平一年線
- 9.4 液晶セル
- 1 () () 生導体膜
- 320 1--サモ原
- 325 レーナモ学子
- 600 700、800 半導体膜処理装置
- 610 710 820 ローダ・アンローダー部
- 6.2.0 ウェートエッチング装置
- も30 先き妄毒
- 640 乾燥装置
- 630、730 830 レーザアニール装置
- 651 真空コードロック
- 652、752 852 しーザアニール用チャンバー
- 50 660、760 860 搬送機構

27

661 第1の搬送系


662 第2の搬送系


663 第3の搬送系


720 ドライエッチング装置


722、872 ガス・RF供給部 790、890 ハウジング


870 成膜装置




























【図11】












56 11 12 H' 56 56 52 画面表示領域 7 70 241 242 56 56 45 H 60




[図19]



【図20】



【图21】



フロントベージの続き

F ターム(参考) 2H092 GA36 GA51 JA25 JA35 JB69

KA05 KA10 KA12 KB25 MA05

MA07 MA08 MA18 MA30 MA37

MA41 NA22 PA03 PA04 PA08

PA09 PA10 PA11 QA07 QA10

RA05

5F052 AA02 BA07 BB07 CA08 DA02

DB03 EA01 EA15 FA00 JA01

JA10

5F110 AA06 AA08 AA12 BB01 BB02

BB04 CC02 DD02 DD13 DD24

DD25 EE04 EE27 FF02 FF03

FF23 FF29 FF30 GG02 GG13

GG24 GG25 GG26 GG45 GG47

HJ01 HJ04 HJ13 HL03 HL23

HM14 HM15 HM17 HM18 NN03

NN04 NN22 NN23 NN27 NN35

NN36 NN40 NN72 PP03 PP04

PP05 PP06 PP13 PP26 QQ05

QQ11 QQ30